
実験課題

D-FF(Dフリップフロップ)を使ってカウンタを作ってみましょう。

RS-FF はフリップフロップの基本ですが、不定状態があり使い勝手のいいものではありません。 その点、D-FF は実用的でもっとも多く利用されているフリップフロップです。

D-FF とは



D-FF の真理値表

_			_
D	CK	Q	Q
L		L	Н
Н	L	Н	L
×	_ _	変化なし(保持)	

× : Don't Care

端子が多いので難しく見えますが、D-FF の動作は単純です。

CK にクロックが入力されると、D の値が Q に出力されます。これだけです。

Q は Q の反転出力です。CK の立ち上がり時に状態が変化します。(ポジティブエッジトリガ方式 P.45)

CLR と PR は以下の機能があります。

 CLR (クリア)
 Q を強制的に L にする

 PR (プリセット)
 Q を強制的に H にする

「強制的に」とは、クロック入力に関係なく状態を変化させるという意味です。 どちらも L 信号でアクティブです。通常時はどちらも H にしておきます。

図 7-1 D-FF



クロック入力端子の表記は、メーカーによって様々です。 C (クロック)、CK (クロック)、CP (クロックパルス)、T (トリガ) などがあります。 ▷の記号をつける場合もあります。どれも同じ意味です。


回路設計の手順


カウンタとは入力パルスの数を数える回路です。計数回路とも言います。 フリップフロップで作成されたカウンタはバイナリカウンタと呼ばれます。バイナリとは2進数のことです。

D-FF 1つで2進数1桁のカウントができます。ここでは D-FF を4つ使って、 $2^4 = 16$ 進力ウンタを作ります。 カウント結果は LED に表示させることにしましょう。

D-FF をカウンタにするには、 $\frac{\Box}{\Box}$ 出力を D に入力するだけです。

PR と CLR は省略していますが共に H に接続します。





Q 出力を D に入力した時の CK 入力パルスと Q 出力のタイミングチャートは下図のようになります。 CK の立ち上がりで Q 出力は反転しています。

CK 入力2回でQ出力1回です。下図では8回のCK パルスが4回のQ パルスになっています。





図 7-2 カウンタ回路 (D-FF)

もう少し詳しく説明すると、Q が H のとき \overline{Q} は L 、接続されている D も L です。 CK 入力があると、Q は D の状態 L になります。Q が L になると \overline{Q} と D は H になります。 さらに CK 入力があると、Q は D の状態 H になります。 Q が H になると \overline{Q} と D は L になります。

このように D-FF は D 入力が 1 クロック遅れて出力に現れるので、遅延型フリップフロップと呼ばれます。

Q と D が接続された D-FF を 4段にして、Q 出力を次段の CK に入力すると、タイミングチャートは以下のようになります。



LED は負論理なので、Hを 0、Lを 1 とします。どうですか? 16 進力ウンタになっているでしょう。 •>> 0000 → 0001 → 0010 → 0011 → 0100 → 0101 → 0110 → 0111 → 1000 → 1001 → 1010 → 1011 → 1100 → 1101 → 1110 → 1111

回路図

初段の CK に PSW を接続し、各 D-FF の出力 Q に LED を接続すれば完成です。




図 7-3 16 進バイナリカウンタ回路

すみません。あともう少し回路の変更が必要です。

このままでは回路図どおりに配線してもうまく動作しないことがあるのです。

PSW を押しても正しくカウントされない現象が起こりえます。

原因は PSW のチャタリングです。チャタリングにより何度かパルスが入力されるかもしれないからです。


パルスの回数によってカウントが進んでしまうのです。見えないほど高速でカウントされているのですが・・・ そこで、PSW と初段の CK の間に「チャタリング除去回路」を入れます。

状態変化のタイミング エッジトリガとは状態変化を起こすきっかけとなる信号のことです。 信号の立ち上がり時に変化することを、ポジティブエッジトリガ方式といいます。 正論理の PSW は H パルス信号を出力するので、 PSW を押した瞬間に変化します。 負論理の PSW は L パルス信号を出力するので、 PSW を離した瞬間に変化します。 信号の立ち下がり時に変化することを、ネガティブエッジトリガ方式といいます。 正論理の PSW は H パルス信号を出力するので、 PSW を離した瞬間に変化します。 負論理の PSW は L パルス信号を出力するので、 PSW を押した瞬間に変化します。

O7

バイナリカウンタ【D-FF】

チャタリング除去



▲ 3 ● 各点の電圧レベルの変化は以下のようになります。

PSW の ON/OFF の瞬間にチャタリングが 発生しています。


CR 回路により一気電圧が変化せず、緩やかに変化する波形になります。


シュミットトリガによりきれいなディジタル波 形となります。このようにシュミットトリガは 波形の整形が主な用途といえます。

インバータなので波形は反転しています。

ちなみにシュミットトリガではないただのイン バータを使うとチャタリングが除去できない場合があります。

CR の値を大きくし波形をもっと緩やかにすると除去できるかもしれませんが、PSW 操作に対する反応が悪くなってしまいます。





CR 積分回路

CR 回路は全くのアナログ回路で、詳しくは、弊社製品「キットで遊ぼう電子回路シリーズ 基本編」にも解説し ており、本書では省略します。

しかし、ここまでも発振回路の時間調整に CR 回路を利用してきましたし、ディジタル回路設計においても重要 なので少し解説しておきます。


コンデンサの電荷を蓄える働きを利用して、電圧の変化を遅くすることができます。

また、抵抗によってコンデンサに流れ込む電荷の量を調節します。


コンデンサと抵抗を右図のように接続したとき、

コンデンサの静電容量 C と抵抗値 R が大きいほど電圧の 変化は遅く、小さいほど速くなります。

これを CR 積分回路といいます。遅延回路また C と R に 変化時間が比例することから積 CR を 時定数といいます。



Vin にディジタル信号を入力したときの Vout の変化は以下のようになります。




入力電圧 H を 100%、L を 0% とした場合、

コンデンサの電圧が 0% から約63%になるまでの時間と,

コンデンサの電圧が 100% から約 37% になるまでの時間は、時定数 CR に一致します。

回路図 修正



電源投入時に出力QがHになるかLになるかは不定です。そのためLEDの点灯状態は定まりません。 必ず LED を消灯させておくにはどうすればいいでしょうか?

CR 遅延回路を使って、IC の PR 電圧の立ち上がりにタイムラグを設けることで解決できます。

ICに電源が投入され動作が安定したとき、PRが "L"だとQは "H"になります。

順序回路の初期化

順序回路は入力の状態で出力が決まるのではなく、入力の順番で出力が決まる回路です。

そのため、初期状態を設定し、強制的に初期状態にすることが必要です。これを初期化といいます。

特に電源投入時の順序回路は不定なため、どんな状態で開始するかわかりません。


電源投入時に自動的に初期化するしくみをパワーオンリセットといいます。

実験してみよう

キットの「74HC74」と「74HC14」ボードをベースボードに配置し,回路図どおりに配線してください。

実体配線図

下図に実体配線を書き込んでから、キットを使って実験してみましょう。



回路の機能変更・追加

前ページで作ったアップカウンタ(加算)をダウンカウンタ(減算)に変更してみましょう。

LED を正論理にすれば、前 STEP の回路のままでダウンカウンタになります。LED を正論理にするには Q 出力 の LED の間にインバータをはさんで接続するだけです。インバータは使っていないシュミットトリガ・インバー 夕で代用できます。他にも、LED を \overline{Q} に接続してもいいですし、 \overline{Q} 出力を次段の CK に入力する方法もあります。いろいろ試してみてください。

下の回路図はQ出力を次段のCKに入力した例です。




図 7-6 TODIT バイナリカラフタ回路(タワフカラフタ)

さらに<mark>初期化回路を付けてみましょう。</mark>初期化の設定はダウンカウンタなので LED 全点灯とします。 CLR か PR 端子を利用するといいでしょう。PR に端子に CR 遅延回路を追加している場合は,CLR 端子が 使えます。

CLR と PR は以下の機能がありましたね。どちらも L アクティブです。

CLR(クリア) Q を強制的に L にする(\overline{Q} を強制的に "H" にする) PR(プリセット) Q を強制的に H にする(\overline{Q} を強制的に "L" にする)

実験してみよう

キットの「74HC74」と「74HC24」ボードをベースボードに配置し, 回路図どおりに配線してください。

STEP

バイナリカウンタ【D-FF】

実体配線図

下図に実体配線を書き込んでから、キットを使って実験してみましょう。

